# Fundamente de Ingineria Calculatoarelor

A

24.01.2023

## Teorie

1. (2 p.) Adresarea imediata este caracterizata de:
   A. Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
   B. Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
   C. Incarcarea unei valori intr-un registru, ambele fiind fixe si codificate direct in hardware
   D. Incarcarea unei valori intr-un registru; valoarea si registrul sint variabile si trebuie specificate in instructiune
2. (2 p.) Adresarea directa este caracterizata de:
   A. Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
   B. Incarcarea unei valori intr-un registru; registrul este variabil, specificat in instructiune iar valoarea depinde de tipul registrului
   C. Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
   D. Incarcarea unei valori intr-un registru; valoarea si registrul sint specificate in instructiune
3. (2 p.) Controlul microprogramat presupune:
   A. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control
   B. decodificarea software a registrului IR, rezultind semnalele de control
   C. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control
   D. accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control
4. (2 p.) Termenul intrerupere/intreruperi se refera la:
   A. un mecanism prin care dispozitivele periferice interogheaza succesiv CPU pentru a stabili daca este disponibil pentru servicii din partea lor
   B. un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a stabili daca exista vreo solicitare de servicii din partea sa
   C. un mecanism prin care CPU solicita servicii din partea dispozitivele periferice
   D. un mecanism prin care dispozitivele periferice solicita servicii din partea CPU
5. (2 p.) *Compactarea de microcod* urmareste:
   A. reducerea numarului de microinstructiuni prin aglomerarea mai multor microoperatii nonconflictuale intr-o singura microinstructiune
   B. reducerea numarului de microoperatii prin aglomerarea mai multor microinstructiuni compatibile
   C. reducerea numarului de microoperatii prin aglomerarea mai multor semnale de control mutual exclusive
   D. reducerea numarului de semnale de control mutual exclusive prin aglomerarea mai multor microoperatii [illegible] conflictuale
6. (2 p.) Hazardul de control apare atunci cind:
   A. in pipeline se executa o instructiune de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni
   B. in pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind falsa
   C. in pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind adevarata
   D. in pipeline se executa succesiv doua instructiuni de control conditionat si nu exista inca certitudinea executiei celei de-a doua
7. (2 p.) Hazardul de control aduce o penalitate de:
   A. 1 ciclu de tact daca evaluarea conditiei si noua valoare a PC sunt disponibile in stagiul ID
   B. 3 cicluri de tact daca evaluarea conditiei si noua valoare a PC sunt disponibile in stagiul EX
   C. 2 cicluri de tact daca evaluarea conditiei se face in stagiul EX iar noua valoare a PC este disponibila in stagiul MEM
   D. 3 cicluri de tact daca evaluarea conditiei se face in stagiul EX iar noua valoare a PC este disponibila in stagiul MEM
8. (2 p.) Referitor la *daisy chaining* se poate afirma ca:
   A. este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele legate in lant pina la primul periferic care solicita magistrala
   B. este o metoda de arbitrare care asigura accesul echitabil la magistrala
   C. este o metoda de arbitrare care permite mai multor periferice sa scrie simultan pe magistrala
   D. este o metoda de arbitrare de inalta performanta si complexitate
9. (2 p.) Arbitrarea pe magistrala este necesara deoarece:
   A. mai multe periferice pot fi conectate simultan la aceeasi magistrala
   B. mai multe periferice pot primi simultan date de la aceeasi sursa de pe magistrala
   C. prea multe periferice pot supraincarca magistrala
   D. mai multe periferice pot solicita simultan acces la aceeasi magistrala
10. (2 p.) Adresarea absoluta este caracterizata de:
   A. Adresa specificata se aduna la o valoarea fixa pentru a se obtine adresa din memorie ce va fi accesata
   B. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata
   C. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
   D. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine adresa ce va fi accesata

11. (2 p.) In proiectul lui Wilkes, fiecare linie de iesire din decodificator are rolul urmator:
A. participa la generarea adresei urmatoarei microinstructiuni
B. participa la generarea semnalelor de control
C. reprezinta o subrutina a microprogramului aflat in executie
D. reprezinta microprogramul aflat in executie

12. (2 p.) In general, o instructiune contine urmatoarele cimpuri:
A. o zona specifica de adrese si o zona mai generala de date
B. o zona specifica unui cod de operatie (opcode) si un parametru folosit la calculul adreselor
C. o zona specifica de date si o zona mai generala de adrese
D. o zona specifica unui cod de operatie (opcode) si o zona mai generala de date/adrese

13. (2 p.) Adresarea indirecta este caracterizata de:
A. Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sint specificate indirect in instructiune
B. Incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune
C. Incarcarea unei valori intr-un registru; valoarea si registrul sint specificate direct in instructiune
D. Incarcarea unei valori intr-un registru; valoarea este folosita pentru a accesa memoria iar registrul este cel specificat in instructiune

14. (2 p.) Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod implicit:
A. cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU
B. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU
C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR
D. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

15. (2 p.) Arhitectura unei unitati de control cablat presupune:
A. decodificarea directa in hardware a registrului IR, rezultind semnalele de control
B. decodificarea instructiunilor de catre un automat secvential, pe baza carora vor fi generate semnalele de control
C. decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control
D. codificarea directa in hardware a registrului DR, cu ajutorul ALU, rezultind semnalele de control

16. (2 p.) Prin termenul *firmware* se intelege:
A. o parte a programelor continute de memoria unui sistem de calcul
B. totalitatea programelor continute de memoria unui sistem de calcul
C. microprogramul continut de memoria unui sistem de calcul
D. microprogramul continut de memoria de control dintr-un sistem

(2 p.) Registrul DR are urmatorul rol in masina IAS:
A. DR: registru general de date, operand ALU
B. DR: registru de date, preia date de la AR
C. DR: registru de date, preia date de la PC
D. DR: registru de date, preia date de la IR

18. (2 p.) Adresarea relativa este caracterizata de:
A. Adresa specificata se aduna la o alta valoare pe
B. Adresa specificata reprezinta un pointer catre o lo se obtine adresa din memorie ce va fi accesata
C. Adresa specificata reprezinta un pointer catre o loc din memorie, care contine adresa ce va fi accesata
D. Adresa specificata reprezinta un pointer catre o loc din memorie, care contine o valoare ce va fi adunata o alta valoare pentru a fi obtinuta adresa din memor ce va fi accesata
E. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie

19. (2 p.) Hazardul de date apare atunci cind:
A. aceeasi adresa de memorie este accesata simultan de mai multe instructiuni
B. ordinea accesului la operanzi este schimbata in pipeline
C. registrul PC este accesat de o instructiune de salt
D. ALU este accesat simultan de mai multe instructiuni

20. (2 p.) Registrul PC din masina IAS este:
A. un registru care contine adresa precedentei instructiuni
B. un registru numarator cu decrementare care contine adresa instructiunii curente
C. un registru numarator cu incrementare care contine adresa urmatoarei instructiuni
D. un registru numarator cu decrementare care contine adresa urmatoarei instructiuni
E. un registru numarator cu incrementare care contine adresa instructiunii curente

21. (2 p.) Atunci cind o resursa hardware este expusa unor accese multiple, simultan, care nu sint suportate, vorbim despre:
A. hazard hardware
B. hazard structural
C. hazard de date
D. hazard de control

22. (2 p.) Prin *acoperire MCC minimala* se intelege:
A. setul minim de semnale de control care acopera toate semnalele de control mutual exclusive
B. setul maxim de clase minime de semnale de control compatibile care acopera toate semnalele de control
C. setul minim de semnale de control care nu include semnalele de control compatibile
D. setul minim de clase de semnale de control compatibile care acopera toate semnalele de control

23. (2 p.) Registrul AR are urmatorul rol in masina IAS:
A. AR: registru de adrese, furnizeaza catre AC adresa care trebuie accesata din memorie
B. AR: registru de adrese, preia de la PC adresa care trebuie accesata din memorie
C. AR: registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia
D. AR: registru de adrese, furnizeaza adresa instructiunii curente catre PC
E. AR: registru de adrese, furnizeaza adresa locatiei curente din memorie catre PC

24. (2 p.) Termenul *split transaction* se refera la:
A. impartirea magistralei in doua zone distincte de request si reply, atunci cind pe magistrala pot exista mai multe periferice cu rol de bus master
B. impartirea tranzactiei in doua faze distincte de request si reply, atunci cind pe magistrala pot exista mai m periferice cu rol de bus master
C. impartirea perifericelor in dou urmind ca doar cele

tranzactie

D. impartirea perifericelor in doua tipuri, master si slave, urmind ca doar cele cu rol de slave sa participe la tranzactie

(2 p.) Arhitectura unei unitati de control de tip microprogram include:

A. un registru numit "*micro Instruction Register*" care preia adresa microinstructiunii urmatoare de la registrul "*micro Program Counter*"

B. un registru numit "micro Instruction Register" care furnizeaza microinstructiunea catre memoria de control

C. o memorie de control care furnizeaza informatie catre registrul "micro Program Counter"

D. un registru numit "micro Program Counter" care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control

26. (2 p.) In procesorul DLX, scrierea in registri are loc in stagiul:

A. EX
B. MEM
C. WB
D. ID

27. (2 p.) In procesorul DLX, incrementarea registrului PC are loc in stagiul:

A. EX
B. ID
C. IF
D. MEM

28. (2 p.) Intr-o microinstructiune, cimpul de control este:

A. o modalitate de a verifica buna functionare a microprogramului aflat in executie
B. o functie logica pe baza careia se genereaza semnalele de control
C. o reprezentare a semnalelor de control
D. o codificare a tipurilor de microinstructiuni

29. (2 p.) Controlul microprogramat are urmatoarele caracteristici:

A. este inflexibil, fiind bazat pe un program binar care nu poate fi modificat fara a afecta implementarea hardware
B. este mai degraba lent, cu costuri suboptimale, desi testarea sa este greoaie
C. prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware
D. este cea mai performanta metoda de implementare, viteza nefiind afectata de accesele la memorie

30. (2 p.) In cazul interuperilor vectorizate se poate spune ca:

A. cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite
B. cererile de intrerupere ajung direct intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresele tuturor rutinelor de tratare a interuperilor
C. cererile de intrerupere sint trecute printr-un registru de mascare, care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite
D. cererile de intrerupere sint trecute printr-un registru de mascare si ajung apoi intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite

31. (2 p.) Inlantuirea instructiunilor intr-un program este asigurata de:

A. Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare
B. Registrul IR care contine adresa calculata a urmatoarei instructiuni
C. Registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni
D. ALU, care decodifica instructiunea curenta

32. (2 p.) Transferul controlului catre un alt program implica:

A. salvarea adresei programului catre care se transfera controlul in stiva, dupa care PC se incarca cu adresa urmatoarei instructiuni
B. salvarea valorii curente a IR in stiva, dupa care PC se incarca cu adresa programului catre care se transfera controlul
C. salvarea valorii curente a PC in stiva, dupa care PC se incarca cu adresa programului catre care se transfera controlul
D. salvarea valorii curente a PC in stiva, dupa care PC se incarca cu adresa urmatoarei instructiuni

33. (2 p.) Printr-un *port* se intelege:

A. un registru special, utilizat pentru procesul de arbitrare dintre procesor si periferic
B. un registru special, utilizat pentru transferul semnalelor de comanda dintre arbitru si periferice
C. un registru special, utilizat pentru [illegible]lvarea informatiilor de stare ale procesorului pe pa[illegible] arbitrarii perifericelor
D. un registru special, utilizat [illegible]unicarea procesor-periferic si care apartine [illegible] perifericului

34. (2 p.) Referitor la *independent requesting* [illegible] ca:

A. este o metoda de arbitrare in care fiecare pen[illegible] conectat la arbitru prin semnale proprii Bus_requ[illegible] Bus_grant; semnalul Bus_busy este comun
B. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_busy; semnalul Bus_grant este comun
C. este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential
D. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy

35. (2 p.) In timpul stagiului `Execute` intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine:

A. `AR<-DR[address]; DR<-Mem[AR]; AC<-DR;`
B. `AR<-Mem[DR]; AR<-DR[address]; AC<-DR;`
C. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`
D. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`

36. (2 p.) Referitor la *polling* se poate afirma ca:

A. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_grant
B. este o metoda de arbitrare care nu poate asigura accesul echitabil la magistrala

C. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request

D. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_busy

37. (2 p.) Registrul IR are urmatorul rol in masina IAS:

A. IR: registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control

B. IR: registru instructiune, conectat la AR, furnizeaza informatia opcode

C. IR: registru instructiune, pe baza caruia se obtin prin codificare semnalele de control

D. IR: registru instructiune, preia informatia opcode a instructiunii curente de la DR

E. IR: registru instructiune, furnizeaza informatia opcode catre DR

38. (2 p.) O tranzactie pe magistrala este realizata prin urmatorii pasi:

A. identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis

B. transferul propriu-zis de date cu un periferic, fara a interoga starea acestuia

C. identificarea perifericelor care sint libere la un moment dat, pentru a opera ulterior un transfer de date

D. identificarea perifericelor care solicita rolul de bus master pe magitrala, pentru a opera ulterior un transfer de date

39. (2 p.) Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod explicit:

A. cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

B. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU

D. prin specificarea acesteia in codul instructiunii curente, furnizat de IR

40. (2 p.) Controlul cablat are urmatoarele caracteristici:

A. este inflexibil, orice schimbare presupune modificari hardware

B. nu implica cunostinte de design hardware

C. este optim din punct de vedere al costurilor performantei

D. este mai degraba lent, cu costuri subop testarea sa este facila

41. (2 p.) Un sistem de calcul capabil sa execute ma structiuni este alcatuit din:

A. Memorie, unitate de control, registru de date

B. Memorie, registru de instructiuni, unitate de c

C. Unitate de executie, unitate de instructiuni si I counter

D. Memorie, unitate de executie, unitate de control

E. Memorie, unitate de executie, unitate de instruct

42. (2 p.) In timpul stagiului `Fetch` intr-o masina IAS a urmatoarele actiuni, in ordine:

A. `DR<-Mem[AR]; AR<-PC; PC<-PC+1, IR<-DR[opcode];`

B. `IR<-DR[opcode]; AR<-PC; DR<-Mem[AR], PC<-PC+1;`

C. `AR<-PC; DR<-Mem[AR]; PC<-PC+1, IR<-DR[opcode];`

D. `PC<-PC+1, IR<-DR[opcode]; AR<-PC; DR<-Mem[AR];`

43. (2 p.) Fata de varianta fara pipeline, acelasi procesor cu pipeline promite o accelerare teoretica:

A. care tinde catre numarul de stagii pipeline

B. mai mare decit numarul de stagii pipeline

C. mai mare dar limitata de numarul de instructiuni care pot fi executate simultan

D. mai mare dar limitata de dimensiunea memoriei principale

44. (2 p.) Registrul AC are urmatorul rol in masina IAS:

A. AC: registru acumulator, preia date de la PC

B. AC: registru acumulator, conectat la DR

C. AC: registru acumulator, furnizeaza date catre AR

D. AC: registru acumulator, operand ALU, stocheaza ultimul rezultat ALU

E. AC: registru acumulator, preia date de la IR

45. (2 p.) Intr-o microinstructiune, cimpul de selectie este:

A. o codificare a adreselor microinstructiunilor dintr-un microprogram selectat

B. o functie logica pe baza careia se selecteaza dispozitivele periferice de pe o magistrala

C. o selectie a diferitelor microinstructiuni de salt

D. o codificare a semnalelor de selectie

## Aplicatii

46. (2 p.) Secventa de mai jos trebuie implementata în maniera microprogramata, fiind alocate semnalele de control. A, B, C, X, si Y sunt variabile binare. Care dintre urmatoarele afirmatii sunt adevarate?

```
if XY == 00 then A := A + B, C := 0; {c1, c2, c4}
if XY == 10 then A := A - B;         {c1, c3}
```

A. numarul minim de biti pentru reprezentarea campului CS este 3, deoarece trebuie testate separat variabilele X si Y si prevazute cazuri suplimentare pentru instructiuni de salt conditionat, respectiv de non-salt

B. numarul minim de biti pentru reprezentarea campului CS este 2, deoarece trebuie testate separat variabilele X si Y si prevazute cazuri suplimentare pentru instructiuni de salt neconditionat, respectiv de non-salt

C. numarul minim de biti pentru reprezentarea campului CS este 2, deoarece trebuie testata o singura conditie externa, adica valoarea XY

D. numarul minim de biti pentru reprezentarea campului CS este 3, deoarece trebuie testate separat variabilele X si Y si prevazute cazuri suplimentare pentru instructiuni de salt conditionat, respectiv neconditionat

te optim din punct de vedere al costurilor
formantei
mai degraba lent, cu costuri suboptim
sa este facila
em de calcul capabil sa execute mai
it din:
itate de control, registru de date
tru de instructiuni, unitate de co
ie, unitate de instructiuni si pr
executie, unitate de control
xecutie, unitate de instructiu
tch intr-o masina IAS au

C<-PC+1,

+1,

procesor cu

i care

in-

mai jos trebuie implementata în maniera microprogramata, fiind alocate semnalele de control. A
Care dintre urmatoarele afirmatii sunt adevarate?

```
then A := A + B, C := 0;    {c1, c2, c4}
then A := A - B;            {c1, c3}
```

de control c2 si c3 sunt mutual exclusive
de control c3 si c4 sunt compatibile
de control c1, c2 si c4 sunt compatibile
de control c2 si c3 sunt compatibile

considera un procesor DLX cu pipeline fara forwarding/bypassing. Pentru secventa de cod de mai jos urmatoa

```
c1)
d, R1
0(R1)
2, R3
```

Executia este penalizata cu 4 cicluri de clock (stalls)
Codul poate fi rearanjat incat penalitatea la executie sa fie 2 cicluri de clock (stalls)
Codul poate fi rearanjat incat penalitatea la executie sa fie 1 ciclu de clock (stall)
Codul poate fi rearanjat incat penalitatea la executie sa fie 3 cicluri de clock (stalls)

(2 p.) Se considera un procesor DLX cu pipeline cu forwarding/bypassing. Pentru secventa de cod de mai jos urmatoa
adevarate:

```
LW R2, 10(R1)
ADD R3, R2, R1
LW R4, 20(R3)
SUB R6, R5, R4
```

A. Codul poate fi rearanjat incat penalitatea la executie sa fie 3 cicluri de clock (stalls)
B. Codul poate fi rearanjat incat sa nu existe penalitati la executie (stalls)
C. Codul poate fi rearanjat incat penalitatea la executie sa fie 1 ciclu de clock (stall)
D. Executia este penalizata cu 2 cicluri de clock (stalls)

50. (2 p.) Urmatoarea secventa de cod trebuie implementata intr-o unitate de control microprogramata. Un singur sumat este disponibil.

```
if H=1  then begin
                A = B + C;
                D = E + F;
             end;
        else begin
                A = B - C;
                D = E - F;
             end;
G = A + D;
```

Urmatoarele afirmatii sunt adevarate:

A. este evaluata o singura conditie, deci campul CS poate fi reprezentat pe 1 bit
B. sunt necesare cel putin 7 microinstructiuni
C. este necesar atat saltul conditionat, cat si cel neconditionat
D. campul de adresa poate fi reprezentat pe 2 biti

## Aplicatii: Microprogramare

O unitate de control, implementata in maniera microprogramata executa algoritmul de mai jos, folosind memoria de microprogram de mai jos.

```
register A[7:0],Q[8:0],M[7:0],COUNT[2:0],F,OVR;
bus INBUS[7:0],OUTBUS[7:0];
BEGIN: A:=0, COUNT:=0, F:=0,                                          {c0}
INPUT: M:=INBUS;                                                      {c1}
       Q[7:0]:=INBUS[7:0], Q[8]:=INBUS[7];
ZEROTEST: if Q=0 then goto OUTPUT, if M!=0 then goto SCAN,            {c2}
          Q:=0, goto OUTPUT;
SCAN: if F=0 then
    begin                                                             {c3}
            if Q[0]Q[1]=01 then A[7:0]:=A[7:0]+M[7:0], OVR:=v;
            if Q[0]Q[1]=11 then A[7:0]:=A[7:0]-M[7:0], OVR:=v,F:=1;
    end                                                               {c3,c4,c5}
      else goto TEST;
    if F=1 then
    begin
            if Q[0]Q[1]=00 then A[7:0]:=A[7:0]+M[7:0],OVR:=v,F:=0;    {c3,c6}
            if Q[0]Q[1]=10 then A[7:0]:=A[7:0]-M[7:0],OVR:=v;         {c3,c4}
    end
TEST: if COUNT7=1 then go to OUTPUT;
RSHIFT: A[7]=A[7]*M[7](!OVR)+F*(!M[7])+F*M[7]*OVR
        A[6:0].Q:=A.Q[8:1], COUNT:=COUNT+1, goto SCAN;                {c7}
OUTPUT: OUTBUS:=A, Q[1]:=0;                                           {c8}
        OUTBUS:=Q;                                                    {c9}
END   goto END
```

48. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului CS este:

A. 3 B. 2 C. 4 D. 1

49. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului BA este:

A. 8 B. 2 C. 3 D. 4

50. (4 p.) Care este continutul memoriei de microprogram in cazul codificarii pur orizontale pentru adresa 0x01h tinand cont de faptul ca no branch este codificat cu valoarea 0, iar pentru codificarea semnalelor de control, bitul cel mai semnificativ este atribuit semnalului C9 ?

A. CS=0x00h BA=0x04h CF=0x01h

B. CS=0x00h BA=0x00h CF=0x01h

C. CS=0x00h BA=0x04h CF=0x02h

D. CS=0x00h BA=0x00h CF=0x04h

# Fundamente de Ingineria Calculatoarelor

17 Ianuarie 2020

## Teorie

1. (2 p.) Arhitectura unei unitati de control cablat presupune:
   A. codificarea directa in hardware a registrului DR, cu ajutorul ALU, rezultind semnalele de control
   B. decodificarea instructiunilor de catre un automat secvential, pe baza carora vor fi generate semnalele de control
   C. decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control
   D. decodificarea directa in hardware a registrului IR, rezultind semnalele de control
2. (2 p.) In timpul stagiului `Fetch` intr-o masina IAS au loc urmatoarele actiuni, in ordine:
   A. `IR<-DR[opcode]; AR<-PC; DR<-Mem[AR], PC<-PC+1;`
   B. `DR<-Mem[AR]; AR<-PC; PC<-PC+1, IR<-DR[opcode];`
   C. `AR<-PC; DR<-Mem[AR]; PC<-PC+1, IR<-DR[opcode];`
   D. `PC<-PC+1, IR<-DR[opcode]; AR<-PC; DR<-Mem[AR];`
3. (2 p.) Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod implicit:
   A. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU
   B. cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU
   C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR
   D. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR
4. (2 p.) Controlul microprogramat are urmatoarele caracteristici:
   A. este cea mai performanta metoda de implementare, viteza nefiind afectata de accesele la memorie
   B. este mai degraba lent, cu costuri suboptimale, desi testarea sa este greoaie
   C. este inflexibil, fiind bazat pe un program binar care nu poate fi modificat fara a afecta implementarea hardware
   D. prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware
5. (2 p.) Adresarea indirecta este caracterizata de:
   A. Incarcarea unei valori intr-un registru; valoarea este folosita pentru a accesa memoria iar registrul este cel specificat in instructiune
   B. Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sint specificate indirect in instructiune
   C. Incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune
   D. Incarcarea unei valori intr-un registru; valoarea si registrul sint specificate direct in instructiune
6. (2 p.) Referitor la polling se poate afirma ca:
   A. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; periferiul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_grant
   B. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; periferiul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request
   C. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; periferiul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_busy
   D. este o metoda de arbitrare care nu poate asigura accesul echitabil la magistrala
7. (2 p.) Inlantuirea instructiunilor intr-un program este asigurata de:
   A. ALU, care decodifica instructiunea curenta
   B. Registrul IR care contine adresa calculata a urmatoarei instructiuni
   C. Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare
   D. Registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni
8. (2 p.) Adresarea relativa este caracterizata de:
   A. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
   B. Adresa specificata se aduna la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata
   C. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine adresa ce va fi accesata
   D. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata
9. (2 p.) Referitor la independent requesting se poate afirma ca:
   A. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_busy; semnalul Bus_grant este comun
   B. este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential
   C. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy
   D. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; semnalul Bus_busy este comun
10. (2 p.) Adresarea absoluta este caracterizata de:
    A. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
    B. Adresa specificata se aduna la o valoarea fixa pentru a se obtine adresa din memorie ce va fi accesata
    C. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la

*[illegible]*

*[illegible]*

*[illegible]*

A. Incarcarea unei valori intr-un registru, registrul este fix, valoarea poate fi oricare si se specifica in instructiune
B. Incarcarea unei valori intr-un registru, valoarea si registrul sint variabile si trebuie specificate in instructiune
C. Incarcarea unei valori intr-un registru, valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
D. Incarcarea unei valori intr-un registru, ambele fiind fixe si codificate direct in hardware

25. (2 p.) Hazardul de date apare atunci cind:
A. ordinea acesteia la operanzi este schimbata in pipeline
B. registrul PC este accesat de o instructiune de salt
C. accesul adresei de memorie este accesata simultan de mai multe instructiuni
D. ALU este accesat simultan de mai multe instructiuni

26. (2 p.) In timpul stagiului `Execute` intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine:
A. `AR<-Mem[IR]; AR<-DR[address]; AC<-DR;`
B. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`
C. `AR<-DR[address]; DR<-Mem[AR]; AC<-DR;`
D. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`

27. (2 p.) Prin termenul *firmware* se intelege:
A. microprogramul continut de memoria de control dintr-un sistem
B. microprogramul continut de memoria unui sistem de calcul
C. o parte a programelor continute de memoria unui sistem de calcul
D. totalitatea programelor continute de memoria unui sistem de calcul

28. (2 p.) Controlul microprogramat presupune:
A. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control
B. accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control
C. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control
D. decodificarea software a registrului IR, rezultind semnalele de control

29. (2 p.) In cazul interuperilor vectorizate se poate spune ca:
A. cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite
B. cererile de intrerupere ajung direct intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresele tuturor rutinelor de tratare a interuperilor
C. cererile de intrerupere sint trecute printr-un registru de mascare, care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite
D. cererile de intrerupere sint trecute printr-un registru de mascare si ajung apoi intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite

30. (2 p.) In procesorul DLX, incrementarea registrului PC are loc in stagiul:
A. EX
B. MEM
C. IF
D. ID

31. (2 p.) O tranzactie pe magistrala este realizata prin urmatorii pasi:
A. transferul propriu-zis de date cu un periferic, fara a interoga starea acestuia
B. identificarea perifericelor care solicita rolul de bus master pe magistrala, pentru a opera ulterior un transfer de date
C. identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis
D. identificarea perifericelor care sint libere la un moment dat, pentru a opera ulterior un transfer de date

32. (2 p.) Referitor la daisy chaining se poate afirma ca:
A. este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele legate in lant pina la primul periferic care solicita magistrala
B. este o metoda de arbitrare de inalta performanta si complexitate
C. este o metoda de arbitrare care permite mai multor periferice sa scrie simultan pe magistrala
D. este o metoda de arbitrare care asigura accesul echitabil la magistrala

33. (2 p.) Atunci cind o resursa hardware este expusa unor accese multiple, simultan, care nu sint suportate, vorbim despre:
A. hazard structural
B. hazard de control
C. hazard de date
D. hazard hardware

34. (2 p.) In general, o instructiune contine urmatoarele cimpuri:
A. o zona specifica unui cod de operatie (opcode) si un parametru folosit la calculul adreselor
B. o zona specifica de adrese si o zona mai generala de date
C. o zona specifica unui cod de operatie (opcode) si o zona mai generala de date/adrese
D. o zona specifica de date si o zona mai generala de adrese

35. (2 p.) Registrul DR are urmatorul rol in masina IAS:
A. DR: registru de date, preia date de la IR
B. DR: registru de date, preia date de la PC
C. DR: registru general de date, operand ALU
D. DR: registru de date, preia date de la AR

36. (2 p.) Arhitectura unei unitati de control de tip microprogramat include:
A. o memorie de control care furnizeaza informatie catre registrul "micro Program Counter"
B. un registru numit "micro Instruction Register" care preia adresa microinstructiunii urmatoare de la registrul "micro Program Counter"
C. un registru numit "micro Program Counter" care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control
D. un registru numit "micro Instruction Register" care furnizeaza microinstructiunea catre memoria de control

37. (2 p.) Registrul IR are urmatorul rol in masina IAS:
A. IR: registru instructiune, pe baza caruia se obtin prin codificare semnalele de control
B. IR: registru instructiune, furnizeaza informatia opcode catre DR

## Aplicatii: Microprogramare

O unitate de control, implementata in maniera microprogramata executa algoritmul de mai jos, folosind memoria de microprogram de mai jos.

```
register A[7:0],Q[8:0],M[7:0],COUNT[2:0],F,OVR;
wire INBUS[7:0],OUTBUS[7:0];
BEGIN: A:=0, COUNT:=0, F:=0;                                  (c0)
INPUT: M:=INBUS;                                              (c1)
       Q[7:0]:=INBUS[7:0], Q[8]:=INBUS[7];
REPOTEST: if Q=0 then goto OUTPUT, if M=0 then goto SCAN;     (c2)
          C:=0, goto OUTPUT;
SCAN:  if F=0 then                                            (c3)
     begin
             if Q[0]Q[1]=01 then A[7:0]:=A[7:0]+M[7:0], OVR:=v;
             if Q[0]Q[1]=11 then A[7:0]:=A[7:0]-M[7:0], OVR:=v,F:=1;
                                                              (c3,c4,c5)
     end
       else goto TEST;
     if F=1 then
     begin
             if Q[8]Q[1]=00 then A[7:0]:=A[7:0]+M[7:0],OVR:=v,F:=0;   (c3,c6)
             if Q[8]Q[1]=10 then A[7:0]:=A[7:0]-M[7:0],OVR:=v;        (c3,c6)

     end
TEST:  if COUNT7=1 then go to OUTPUT;
ASHIFT:  A[7]=A[7]*M[7]*(!OVR)+F*(!M[7])+F*M[7]+OVR          (c7)
         A[6:0],Q:=A,Q[8:1], COUNT:=COUNT+1, goto SCAN;       (c8)
OUTPUT: OUTBUS:=A, Q[1]:=0;                                   (c9)
        OUTBUS:=Q;

END    goto END
```

48. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului BA este:

(A) 4  B. 3  C. 8  D. 2

49. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului CS este:

A. 1  B. 2  C. 3  (D.) 4

50. (4 p.) Care este continutul memoriei de microprogram in cazul codificarii pur orizontale pentru adresa 0x01h tinand cont de faptul ca no_branch este codificat cu valoarea 0, iar pentru codificarea semnalelor de control, bitul cel mai semnificativ este atribuit semnalului C9 ?

A. CS=0x00h BA=0x00h CF=0x04h

B. CS=0x00h BA=0x00h CF=0x01h

(C.) CS=0x00h BA=0x04h CF=0x02h

D. CS=0x00h BA=0x04h CF=0x01h

Time left 0:04:00

URMATOAREA SECVENTA DE COD TREBUIE IMPLEMENTATA INTR-O UNITATE DE CONTROL MICROPROGRAMATA. UN SINGUR SUMATOR/SCAZATOR ESTE DISPONIBIL.

if H=1 then begin A = B + C; D = E + F; end;

else begin A = B - C; D = E – F; end;

G = A + D;

URMATOARELE AFIRMATII SUNT ADEVARATE:

- ☐ a. este necesar atat saltul conditionat, cat si cel neconditionat
- ☐ b. campul de adresa poate fi reprezentat pe 2 biti
- ☐ c. sunt necesare cel putin 7 microinstructiuni
- ☐ d. este evaluata o singura conditie, deci campul CS poate fi reprezentat pe 1 bit

O unitate de control, implementata în maniera microprogramata, executa algoritmul de mai jos.

```
declare register A[7:0], Q[7:0], M[7:0], COUNT[2:0], F;
declare bus Inbus[7:0], Outbus[8:0];
Begin: A := 0, COUNT := 0, F := 0,
Input: M := Inbus;
Q := Inbus; Q[8] := Inbus[7];
if (Q == 0 or M == 1) then go to Output;
if Q == 1 then Q := M go to Output;
Scan: if F == 0 then begin
if Q[0]Q[1] == 01 then A := A + M;
if Q[0]Q[1] == 11 then A := A − M, F := 1;
end
else go to Test;
if F == 1 then begin
if Q[0]Q[1] == 00 then A := A + M, F := 0;
if Q[0]Q[1] == 10 then A := A − M;
end;
Test: if Count7 == 1 then go to Output;
RShift: A[7] := F xor M[7] , A[6:0].Q := A.Q[8:1], Count := Count + 1, go to Scan;
Output: Outbus := A, Q[1] := 0;
Outbus := Q;
End: goto End {Issue completion signal End} end;
```

Numarul minim de biti necesari pentru reprezentarea campului CS este:

Question **39**

Not yet answered

Marked out of 2.00

Flag question

SE CONSIDERA UN PROCESOR DLX CU PIPELINE FARA FORWARDING/BYPASSING. PENTRU SECVENTA DE COD DE MAI JOS URMATOARELE AFIRMATII SUNT ADEVARATE:

```
LW R2, 10(R1)
ADD R2, R2, R1
LW R3, 20(R1)
SUB R1, R2, R3
```

- ☐ a. Executia este penalizata cu 4 cicluri de clock (stalls)
- ☐ b. Codul poate fi rearanjat incat penalitatea la executie sa fie 1 ciclu de clock (stall)
- ☐ c. Codul poate fi rearanjat incat penalitatea la executie sa fie 3 cicluri de clock (stalls)
- ☐ d. Codul poate fi rearanjat incat penalitatea la executie sa fie 2 cicluri de clock (stalls)

Question **45**

Not yet answered

Marked out of 2.00

Flag question

SE CONSIDERA UN PROCESOR DLX CU PIPELINE CU FORWARDING/BYPASSING. PENTRU SECVENTA DE COD DE MAI JOS URMATOARELE AFIRMATII SUNT ADEVARATE:

```
LW R2, 10(R1)
ADD R3, R2, R1
LW R4, 20(R3)
SUB R6, R5, R4
```

- a. Codul poate fi rearanjat incat penalitatea la executie sa fie 1 ciclu de clock (stall)
- b. Codul poate fi rearanjat incat sa nu existe penalitati la executie (stalls)
- c. Codul poate fi rearanjat incat penalitatea la executie sa fie 2 cicluri de clock (stalls)
- d. Executia este penalizata cu 2 cicluri de clock (stalls)

[redacted]

Consideram urmatoarea secventa de cod, cu presupunerea ca valoarea initiala din R3 este R2+396. Secventa ruleaza pe un procesor DLX fara forwarding iar tratarea salturilor se face prin pipeline freezing.

```
Loop:   LD R1,10(R2);      /* R1=Mem[10+R2] */
        DADDI R1,R1,#1;    /* R1=R1+1 */
        SD R1,10(R2);      /* Mem[10+R2]=R1 */
        DADDI R2,R2,#4;    /* R2=R2+4 */
        DSUB R4,R3,R2;     /* R4=R3-R2 */
        BNEZ R4,Loop;      /* if R4!=0 goto Loop */
```

Numarul de cicluri de clock necesar pentru executia secventei este cuprins in intervalul:

- ○ a. [900, 1200]
- ○ b. [1100, 1400]
- ○ c. [1200, 1500]
- ○ d. [1000, 1300]

[redacted]

Time left 0:29:55

CONTROLUL MICROPROGRAMAT PRESUPUNE:

- a. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control
- b. decodificarea software a registrului IR, rezultind semnalele de control
- c. accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control
- d. accesul iterativ al unei memorii pe baza informatiei din IR / uIR si decodificarea informatiilor, fiind rezultate semnalele de control

Clear my choice

Consideram urmatoarea secventa de cod, cu presupunerea ca valoarea initiala din R3 este R2+396. Secventa ruleaza pe un procesor DLX cu forwarding iar tratarea salturilor se face prin predict-not-taken.

```
Loop:     LD R1,10(R2);
 /* R1=Mem[10+R2] */

          DADDI R1,R1,#1;
           /* R1=R1+1 */

          SD R1,10(R2);
          /* Mem[10+R2]=R1 */

          DADDI R2,R2,#4;
          /* R2=R2+4 */

          DSUB R4,R3,R2;      /* R4=R3-
          R2 */

          BNEZ R4,Loop;       /* if R4!=0
          goto Loop */
```

Numarul de cicluri de clock necesar pentru executia secventei este cuprins in intervalul:

- a. [800, 1000]
- b. [900, 1100]
- c. [700, 900]
- d. [1000, 1200]

O MASINA CU M ADRESE IMPLICA:

- a. un numar de M operanzi care sunt specificati explicit in codul instructiunii
- b. un numar de N (unde N>M) operanzi care sunt specificati implicit in codul instructiunii, unde M este numarul total de operanzi
- c. un numar de M operanzi care sunt specificati implicit in codul instructiunii
- d. un numar de N (unde N<M) operanzi care sunt specificati explicit in codul instructiunii, unde M este numarul total de operanzi

Question **50**

Not yet answered

Marked out of 1.00

Flag question

ADRESA URMATOAREI INSTRUCTIUNI CARE VA FI EXECUTATA POATE FI GENERATA IN MOD EXPLICIT:

- a. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU
- b. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR
- c. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR
- d. prin specificarea acesteia in codul instructiunii curente, furnizat de IR

Clear my choice

[redacted]

Question **32**

Not yet answered

Marked out of 1.00

Flag question

ORGANIZAREA UNEI UNITATI DE CONTROL MICROPROGRAMATE PRESUPUNE:

- a. generarea adresei microinstructiunii viitoare cu ajutorul campului CF
- b. incrementarea uPC pentru o anumita valoare a campului BA
- c. selectarea conditiei externe cu ajutorul campului CS
- d. selectarea adresei de salt cu ajutorul campului CF

Clear my choice

[redacted]

Examen - P2 8.02.21 60 min (page 20 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=19

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:20:47**

Question **20**

Answer saved

Marked out of 2.00

Flag question

IN PROCESORUL DLX, INCREMENTAREA REGISTRULUI PC ARE LOC IN STAGIUL:

- a. ID
- b. EX
- c. IF
- d. MEM

Clear my choice

Previous page

Next page

ROU 17:42 08.02.2021

Examen - P2 8.02.21 60 min (page 12 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=11

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:22:00**

Question **12**

Answer saved

Marked out of 2.00

Flag question

CONTROLUL MICROPROGRAMAT PRESUPUNE:

- a. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control
- b. accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control
- c. decodificarea software a registrului IR, rezultind semnalele de control
- d. accesul iterativ al unei memorii pe baza informatiei din IR / uIR si decodificarea informatiilor, fiind rezultate semnalele de control

Clear my choice

Previous page

Next page

ROU 17:41 08.02.2021

Examen - P2 8.02.21 60 min (page 13 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=12

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:21:47**

Question **13**

Answer saved

Marked out of 2.00

Flag question

DESPRE DEVICE DRIVERS SE POATE SPUNE CA:

- a. reprezinta un mecanism prin care perifericele transmit comenzi catre spatiul de memorie al sistemului
- b. reprezinta un nivel software prin care perifericele pot fi accesate direct de catre utilizator
- c. sint module software care gestioneaza resurse hardware
- d. sint module hardware care gestioneaza resurse software

Clear my choice

Previous page

Next page

ROU 17:41 08.02.2021

Examen - P2 8.02.21 60 min (page 21 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=20

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:20:31**

Question **21**

Answer saved

Marked out of 2.00

Flag question

IN PROIECTUL LUI WILKES, FIECARE LINIE DE IESIRE DIN DECODIFICATOR ARE ROLUL URMATOR:

- [ ] a. reprezinta microinstructiunea curenta
- [x] b. participa la generarea semnalelor de control
- [x] c. participa la generarea adresei urmatoarei microinstructiuni
- [ ] d. reprezinta microprogramul aflat in executie

Previous page

Next page

ROU 17:42 08.02.2021

Examen - P2 8.02.21 60 min (page 28 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=27

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:32**

Question **28**

Answer saved

Marked out of 2.00

Flag question

MINIMIZAREA DIMENSIUNII H SE REALIZEAZA PRIN:

- a. paralelizarea mai multor operatii conflictuale in secvente de cod care nu includ salturi
- b. compactarea mai multor operatii neconflictuale intr-o singura microinstructie in secvente de cod fara salturi
- c. paralelizarea mai multor operatii conflictuale in secvente de cod care includ salturi
- d. compactarea mai multor operatii neconflictuale intr-o singura microinstructie in secvente de cod care includ salturi

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 23 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=22

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:20:14**

Question **23**

Answer saved

Marked out of 2.00

Flag question

IN TIMPUL STAGIULUI EXECUTE INTR-O MASINA IAS, OPERATIA STORE X PRESUPUNE URMATOARELE ACTIUNI, IN ORDINE:

- a. AR<-DR[address]; Mem[AR]<-DR; DR<-AC;
- b. AR<-DR[address]; DR<-Mem[AR]; AC<-DR;
- c. AR<-DR[address]; DR<-AC; Mem[AR]<-DR;
- d. AR<-Mem[DR]; AR<-DR[address]; AC<-DR;

Clear my choice

Previous page

Next page

ROU 17:42 08.02.2021

Examen - P2 8.02.21 60 min (page 18 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=17

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:21:02**

Question **18**

Answer saved

Marked out of 2.00

Flag question

HAZARDUL DE DATE APARE ATUNCI CIND:

- a. registrul PC este accesat de o instructiune de salt
- b. acelasi registru este accesat simultan de mai multe instructiuni
- c. sumatorul este accesat simultan de mai multe instructiuni
- d. ordinea accesului la operanzi este schimbata in pipeline

Clear my choice

Previous page

Next page

ROU 17:42 08.02.2021

Examen - P2 8.02.21 60 min (page 22 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=21

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:20:21**

Question **22**

Answer saved

Marked out of 2.00

Flag question

IN TIMPUL STAGIULUI EXECUTE INTR-O MASINA IAS, OPERATIA LOAD X PRESUPUNE URMATOARELE ACTIUNI, IN ordine:

- a. DR<-Mem[AR]; AR<-DR[address]; AC<-DR;
- b. DR<-Mem[AR]; AR<-DR[address]; AC<-DR;
- c. AR<-DR[address]; DR<-Mem[AR]; AC<-DR;
- d. AR<-Mem[DR]; AR<-DR[address]; AC<-DR;

Clear my choice

Previous page

Next page

ROU 17:42 08.02.2021

Examen - P2 8.02.21 60 min (page 27 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=26

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:42**

Question **27**

Answer saved

Marked out of 2.00

Flag question

INTR-UN PROCESSOR CU PIPELINE:

- a. stagiile pipeline se activeaza succesiv
- b. in fiecare stagiu se fac operatii ALU
- c. toate stagiile pipeline sint simultan active
- d. in fiecare stagiu se fac accese la memorie

Clear my choice

Previous page

Next page

Waiting for cv.upt.ro...

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 26 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=25

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:51**

Question **26**

Answer saved

Marked out of 2.00

Flag question

INTR-O MICROINSTRUCTIUNE, CIMPUL DE ADRESA ESTE:

- a. o codificare a adreselor microinstructiunilor dintr-un microprogram aflat in executie
- b. o codificare a adreselor din multiplexorul conditiilor externe
- c. adresa urmatoarei microinstructiuni care va fi executata, daca microinstructiunea curenta este de salt
- d. o codificare a adreselor semnalelor de control

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 30 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=29

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:13**

Question **30**

Answer saved

Marked out of 2.00

Flag question

O MASINA ARE UN SET DE 128 DE INSTRUCTIUNI, 32 REGISTRI SI INSTRUCTIUNI PE 32 DE BITI. FIECARE INSTRUCTIUNE CONSTA DIN OPCODE, UN OPERAND REGISTRU SI DOI OPERANZI PENTRU ACCESAREA MEMORIEI. CATI BITI VOR CORESPUNDE OPERANZILOR PENTRU ACCESAREA MEMORIEI?

- a. 12
- b. 20
- c. 32
- d. 22

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 25 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=24

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:58**

Question **25**

Answer saved

Marked out of 2.00

Flag question

INLANTUIREA INSTRUCTIUNILOR INTR-UN PROGRAM ESTE ASIGURATA DE:

- a. registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni
- b. ALU, care decodifica instructiunea curenta
- c. registrul IR care contine adresa calculata a urmatoarei instructiuni
- d. registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 24 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=23

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:20:05**

Question **24**

Answer saved

Marked out of 2.00

Flag question

IN TIMPUL STAGIULUI FETCH INTR-O MASINA IAS AU LOC URMATOARELE ACTIUNI, IN ORDINE:

- a. AR<-PC; DR<-Mem[AR]; PC<-PC+1, IR<-DR[opcode];
- b. IR<-DR[opcode]; AR<-PC; DR<-Mem[AR], PC<-PC+1;
- c. PC<-PC+1, IR<-DR[opcode]; AR<-PC; DR<-Mem[AR];
- d. DR<-Mem[AR]; AR<-PC; PC<-PC+1, IR<-DR[opcode];

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 46 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=45

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:28**

Question **46**

Answer saved

Marked out of 2.00

Flag question

TERMENUL MEMORY-MAPPED I/O SE REFERA LA:

- a. un mecanism de alocare a adreselor in memorie
- b. folosirea de spatii de adrese diferite pentru memorie si periferice
- c. existenta unor instructiuni speciale prin care dispozitivele periferice acceseaza memoria
- d. folosirea aceluiasi spatiu de adrese pentru memorie si periferice

Clear my choice

Previous page

Next page

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 29 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=28

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:19:21**

Question **29**

Answer saved

Marked out of 2.00

Flag question

O MASINA ARE 42 DE REGISTRI SI 15 INSTRUCTIUNI DIFERITE, CARE SE COMPUN DIN OPCODE SI DOI OPERANZI REGISTRU. CATI BITI VA CONTINE FIECARE INSTRUCTIUNE?

- a. 10
- b. 8
- c. 12
- d. 16

Clear my choice

Previous page

Next page

ROU 17:43 08.02.2021

Examen - P2 8.02.21 60 min (page 42 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=41

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:52**

Question **42**

Answer saved

Marked out of 2.00

Flag question

REFERITOR LA DAISY-CHAINING SE POATE AFIRMA CA:

- [ ] a. este o metoda de arbitrare in care semnalul de autorizare Bus_request se propaga prin perifericele legate in lant, primul periferic care solicita magistrala devenind opac fata de acest semnal
- [x] b. este o metoda de arbitrare in care semnalul de autorizare Bus_grant se propaga prin perifericele legate in lant, primul periferic care solicita magistrala devenind opac fata de acest semnal
- [ ] c. este o metoda de arbitrare in care semnalul de autorizare Bus_busy se propaga prin perifericele legate in lant, primul periferic care solicita magistrala devenind opac fata de acest semnal
- [x] d. este o metoda de arbitrare care nu asigura accesul echitabil la magistrala

Previous page

Next page

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 49 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=48

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:05**

Question **49**

Answer saved

Marked out of 2.00

Flag question

TERMENUL "SINGLE LINE INTERRUPT" PRESUPUNE:

- a. interconectarea perifericelor in maniera "polling" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere
- b. stabilirea ordinii de interogare si a identificarii autorului cererii de interupere prin executarea unei rutine unice
- c. interconectarea perifericelor in maniera "daisy-chaining" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere
- d. interconectarea perifericelor in maniera "independent requesting" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere

Clear my choice

Previous page

Next page

ROU 18:00 08.02.2021

Examen - P2 8.02.21 60 min (page 43 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=42

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:45**

Question **43**

Answer saved

Marked out of 2.00

Flag question

REFERITOR LA INDEPENDENT REQUESTING SE POATE AFIRMA CA:

- a. este o metoda de arbitrare care nu asigura accesul echitabil la magistrala
- b. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; semnalul Bus_busy este comun
- c. este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential
- d. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy

Clear my choice

Previous page

Next page

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 47 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=46

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:16**

Question **47**

Answer saved

Marked out of 2.00

Flag question

TERMENUL PIPELINING REPREZINTA:

- a. o tehnica de paralelizare a executiei instructiunilor de catre CPU in aceleasi stagii
- b. o tehnica de fragmentare a executiei programelor in mai multe instructiuni de catre CPU
- c. o tehnica de optimizare a executiei programelor cu mai putine instructiuni de catre CPU
- d. o tehnica de paralelizare a executiei instructiunilor de catre CPU in stagii diferite

Clear my choice

Previous page

Next page

BOMBA is now playing Counter-Strike: Global Offensi...

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 44 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=43

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:40**

Question **44**

Answer saved

Marked out of 2.00

Flag question

TERMENUL I/O-MAPPED I/O SE REFERA LA:

- a. un mecanism prin care dispozitivele periferice acceseaza memoria sistemului
- b. un mecanism de alocare a adreselor catre periferice
- c. un mecanism prin care spatiul de memorie al perifericelor se suprapune cu cel al memoriei sistemului
- d. perifericele folosesc un spatiu propriu de memorie iar dialogul intre CPU si periferice se face prin instructiuni speciale

Clear my choice

Previous page

Next page

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 48 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=47

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:09**

Question **48**

Answer saved

Marked out of 2.00

Flag question

TERMENUL POLLING IN CAZUL INTERUPERILOR PRESUPUNE:

- a. interogarea unei rutine ISR specifice pentru stabilirea autorului cererii de intrerupere
- b. interogarea unei rutine ISR generice pentru stabilirea autorului cererii de intrerupere
- c. Interogarea succesiva a perifericelor pentru stabilirea autorului cererii de interupere
- d. transferul succesiv al controlului catre perifericele care pot cere intreruperi

Clear my choice

Previous page

Next page

ROU 18:00 08.02.2021

Examen - P2 8.02.21 60 min (page 50 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=49

cv

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:02:59**

Question **50**

Answer saved

Marked out of 2.00

Flag question

TERMENUL SPLIT TRANSACTION SE REFERA LA:

- a. impartirea magistralei in zone distincte de request si reply, atunci cind pe magistrala pot exista mai multe periferice cu rol de bus master
- b. impartirea perifericelor in doua tipuri, master si slave, urmind ca doar cele cu rol de slave sa participe la tranzactie
- c. impartirea perifericelor in doua tipuri, master si slave, urmind ca doar cele cu rol de master sa participe la tranzactie
- d. impartirea tranzactiei in faze distincte de request si reply, atunci cind pe magistrala pot exista mai multe periferice cu rol de bus master

Clear my choice

Previous page

Finish attempt ...

ROU 18:00 08.02.2021

Examen - P2 8.02.21 60 min (page 41 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=40

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:04:02**

Question **41**

Answer saved

Marked out of 2.00

Flag question

REFERITOR LA ARBITRAREA PRIN POLLING SE POATE AFIRMA CA:

- [ ] a. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_busy
- [ ] b. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_grant
- [x] c. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request
- [x] d. este o metoda de arbitrare care asigura accesul echitabil la magistrala

Previous page

Next page

ROU 17:59 08.02.2021

Examen - P2 8.02.21 60 min (page 31 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=30

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:02:33**

Question **31**

Answer saved

Marked out of 2.00

Flag question

O TRANZACTIE PE MAGISTRALA ESTE REALIZATA PRIN URMATORII PASI:

- a. transferul propriu-zis de date cu un periferic, fara a interoga starea acestuia
- b. identificarea perifericelor care sint libere la un moment dat, pentru a opera ulterior un transfer de date
- c. identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis
- d. identificarea perifericelor care solicita rolul de bus master pe magitrala, pentru a opera ulterior un transfer de date

Clear my choice

Previous page

Next page

ROU 18:00 08.02.2021

Examen - P2 8.02.21 60 min (page 45 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=291257&cmid=192064&page=44

CV

# Fundamente de ingineria calculatoarelor

Quiz navigation

Finish attempt ...

Time left **0:03:34**

Question **45**

Answer saved

Marked out of 2.00

Flag question

TERMENUL INTRERUPERE/INTRERUPERI SE REFERA LA:

- a. un mecanism prin care CPU solicita servicii din partea dispozitivele periferice
- b. un mecanism prin care dispozitivele periferice interogheaza succesiv CPU pentru a stabili daca exista vreo solicitare de servicii din partea lor
- c. un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a stabili daca exista vreo solicitare de servicii din partea sa
- d. un mecanism prin care dispozitivele periferice solicita servicii din partea CPU

Clear my choice

Previous page

Next page

ROU 17:59 08.02.2021

CV

# Computer engineering fundamentals

Quiz navigation

| | | | | | |
|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 |
| 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 |
| 31 | 32 | 33 | 34 | 35 | 36 |
| 37 | 38 | 39 | 40 | 41 | 42 |
| 43 | 44 | 45 | 46 | 47 | 48 |
| 49 | 50 | | | | |

Finish attempt ...

Time left 0:41:41

Question **29**
Not yet answered
Marked out of 1.00
Flag question

A PORT REPRESENTS:

- a. a special register, used for transfer of comand signals between the arbiter and peripherals
- b. a special register, used for arbitration between processor and peripheral
- c. a special register, used for processor-peripheral communications, that belongs to the processor or the peripheral
- d. a special register, used for saving status information of the processor during arbitration of peripherals

Next page

Exam P1 Part 1 24.01.2022 9:00 - 1h10min, 50 subjects (page 33 of 50) - Google Chrome

cv.upt.ro/mod/quiz/attempt.php?attempt=527410&cmid=304561&page=32

CV

# Computer engineering fundamentals

Quiz navigation

1 2 3 4 5 6
7 8 9 10 11 12
13 14 15 16 17 18
19 20 21 22 23 24
25 26 27 28 29 30
31 32 33 34 35 36
37 38 39 40 41 42
43 44 45 46 47 48
49 50

Finish attempt ...

Time left 0:35:20

Question **33**

Not yet answered

Marked out of 1.00

Flag question

MICROCODE COMPACTION TARGETS THE FOLLOWING:

- a. to reduce the number of microinstructions by joining together of several nonconflicting microoperations in a single microinstruction
- b. to reduce the number of microoperations by joining together of several compatible microinstructions
- c. to reduce the number of microoperations by joining together of several control signals that are mutually exclusive
- d. to reduce the number of control signals that are mutually exclusive by joining together of several nonconflicting microoperations

Clear my choice

Next page

Snow coming ENG 9:37 AM 1/24/2022

CV

# Computer engineering fundamentals

Quiz navigation

| | | | | | |
|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 |
| 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 |
| 31 | 32 | 33 | 34 | 35 | 36 |
| 37 | 38 | 39 | 40 | 41 | 42 |
| 43 | 44 | 45 | 46 | 47 | 48 |
| 49 | 50 | | | | |

Finish attempt ...

Time left 0:14:16

Question **48**

Not yet answered

Marked out of 1.00

Flag question

AN INTERRUPT VECTOR REPRESENTS:

- a. the identification of the source of interrupt, together with the address of the interrupt service routine
- b. the identification of possible interrupt sources, together with address of the interrupt service routine
- c. associating each system subroutine to a unique source of interrupt
- d. associating an interrupt service routine to every interrupt source

Next page

1 2 3 4 5 6
7 8 9 10 11 12
13 14 15 16 17 18
19 20 21 22 23 24
25 26 27 28 29 30
31 32 33 34 35 36
37 38 39 40 41 42
43 44 45 46 47 48
49 50
Finish attempt ...

Question **30**
Not yet answered
Marked out of 2.00
Flag question

Time left 0:40:38

A MICROPROGRAMMED CONTROL UNIT IS IMPLEMENTING THE ALGORITHM BELOW.

```
declare register A[7:0], Q[7:0], M[7:0], COUNT[2:0], F;
declare bus Inbus[7:0], Outbus[8:0];
Begin: A := 0, COUNT := 0, F := 0,
Input: M := Inbus;
Q := Inbus; Q[8] := Inbus[7];
if (Q == 0 or M == 1) then go to Output;
if Q == 1 then Q := M go to Output;
Scan: if F == 0 then begin
if Q[0]Q[1] == 01 then A := A + M;
if Q[0]Q[1] == 11 then A := A – M, F := 1;
end
else go to Test;
if F == 1 then begin
if Q[0]Q[1] == 00 then A := A + M, F := 0;
if Q[0]Q[1] == 10 then A := A – M;
end;
Test: if Count7 == 1 then go to Output;
RShift: A[7] := F xor M[7] , A[6:0].Q := A.Q[8:1], Count :=
Count + 1, go to Scan;
Output: Outbus := A, Q[1] := 0;
Outbus := Q;
End: goto End {Issue completion signal End} end;
```

THE MINIMUM NUMBER OF BITS FOR REPRESENTING THE CS FILED IS:

- a. 3
- b. 2
- c. 5
- d. 4

WITHIN WILKES PROJECT EACH VERTICAL LINE FROM THE MEMORY MATRIX MAY HAVE THE FOLLOWING ROLE:

- ☐ a. an address line
- ☐ b. a selection line in case of evaluation of an external condition
- ☐ c. a control signal
- ☐ d. a switch driven by an external condition

1 2 3 4 5 6
7 8 9 10 11 12
13 14 15 16 17 18
19 20 21 22 23 24
25 26 27 28 29 30
31 32 33 34 35 36
37 38 39 40 41 42
43 44 45 46 47 48
49 50
Finish attempt ...

Time left 0:56:04

Question **19**
Not yet answered
Marked out of 2.00
Flag question

A MICROPROGRAMMED CONTROL UNIT IS IMPLEMENTING THE ALGORITHM BELOW.

```
declare register A[7:0], Q[7:0], M[7:0], COUNT[2:0], F;
declare bus Inbus[7:0], Outbus[8:0];
Begin: A := 0, COUNT := 0, F := 0,
Input: M := Inbus;
Q := Inbus; Q[8] := Inbus[7];
if (Q == 0 or M == 1) then go to Output;
if Q == 1 then Q := M go to Output;
Scan: if F == 0 then begin
if Q[0]Q[1] == 01 then A := A + M;
if Q[0]Q[1] == 11 then A := A – M, F := 1;
end
else go to Test;
if F == 1 then begin
if Q[0]Q[1] == 00 then A := A + M, F := 0;
if Q[0]Q[1] == 10 then A := A – M;
end;
Test: if Count7 == 1 then go to Output;
RShift: A[7] := F xor M[7] , A[6:0].Q := A.Q[8:1], Count :=
Count + 1, go to Scan;
Output: Outbus := A, Q[1] := 0;
Outbus := Q;
End: goto End {Issue completion signal End} end;
```

THE MINIMUM NUMBER OF BITS FOR REPRESENTING A MICROINSTRUCTION IS:

- a. BA: 5 bits, CF: 10 bits
- b. BA: 6 bits, CF: 9 bits
- c. BA: 4 bits, CF: 10 bits
- d. BA: 5 bits, CF: 9 bits

# Fundamente de Ingineria Calculatoarelor

A

17 Ianuarie 2020

## Teorie

1. (2 p.) Un sistem de calcul capabil sa execute mai multe instructiuni este alcatuit din:
   A. Memorie, unitate de executie, unitate de instructiuni
   B. Memorie, unitate de control, registru de date
   C. Memorie, unitate de executie, unitate de control
   D. Unitate de executie, unitate de instructiuni si program counter
   E. Memorie, registru de instructiuni, unitate de control
2. (2 p.) Registrul PC din masina IAS este:
   A. un registru numarator cu incrementare care contine adresa urmatoarei instructiuni
   B. un registru numarator cu incrementare care contine adresa instructiunii curente
   C. un registru numarator cu decrementare care contine adresa instructiunii curente
   D. un registru numarator cu decrementare care contine adresa urmatoarei instructiuni
   E. un registru care contine adresa precedentei instructiuni
3. (2 p.) Registrul DR are urmatorul rol in masina IAS:
   A. DR: registru de date, preia date de la IR
   B. DR: registru de date, preia date de la PC
   C. DR: registru de date, preia date de la AR
   D. DR: registru general de date, operand ALU
4. (2 p.) Registrul AC are urmatorul rol in masina IAS:
   A. AC: registru acumulator, operand ALU, stocheaza ultimul rezultat ALU
   B. AC: registru acumulator, conectat la DR
   C. AC: registru acumulator, preia date de la PC
   D. AC: registru acumulator, furnizeaza date catre AR
   E. AC: registru acumulator, preia date de la IR
5. (2 p.) Registrul IR are urmatorul rol in masina IAS:
   A. IR: registru instructiune, conectat la AR, furnizeaza informatia opcode
   B. IR: registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control
   C. IR: registru instructiune, furnizeaza informatia opcode catre DR
   D. IR: registru instructiune, preia informatia opcode a instructiunii curente de la DR
   E. IR: registru instructiune, pe baza caruia se obtin prin codificare semnalele de control
6. (2 p.) Registrul AR are urmatorul rol in masina IAS:
   A. AR: registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia
   B. AR: registru de adrese, furnizeaza adresa locatiei curente din memorie catre PC
   C. AR: registru de adrese, furnizeaza catre AC adresa care trebuie accesata din memorie
   D. AR: registru de adrese, preia de la PC adresa care trebuie accesata din memorie
   E. AR: registru de adrese, furnizeaza adresa instructiunii curente catre PC
7. (2 p.) In timpul stagiului `Fetch` intr-o masina IAS au loc urmatoarele actiuni, in ordine:
   A. `AR<-PC; DR<-Mem[AR]; PC<-PC+1, IR<-DR[opco`
   B. `PC<-PC+1, IR<-DR[opcode];`
      `AR<-PC; DR<-Mem[AR];`
   C. `IR<-DR[opcode]; AR<-PC;`
      `DR<-Mem[AR], PC<-PC+1;`
   D. `DR<-Mem[AR]; AR<-PC; PC<-PC+1, IR<-DR[opco`
8. (2 p.) In timpul stagiului `Execute` intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine:
   A. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`
   B. `AR<-Mem[DR]; AR<-DR[address]; AC<-DR;`
   C. `AR<-DR[address]; DR<-Mem[AR]; AC<-DR;`
   D. `DR<-Mem[AR]; AR<-DR[address]; AC<-DR;`
9. (2 p.) Adresarea imediata este caracterizata de:
   A. Incarcarea unei valori intr-un registru; valoarea si registrul sint variabile si trebuie specificate in instructiune
   B. Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
   C. Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
   D. Incarcarea unei valori intr-un registru, ambele fiind fixe si codificate direct in hardware
10. (2 p.) Adresarea directa este caracterizata de:
    A. Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
    B. Incarcarea unei valori intr-un registru; registrul este variabil, specificat in instructiune iar valoarea depinde de tipul registrului
    C. Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
    D. Incarcarea unei valori intr-un registru; valoarea si registrul sint specificate in instructiune
11. (2 p.) Adresarea indirecta este caracterizata de:
    A. Incarcarea unei valori intr-un registru; valoarea este folosita pentru a accesa memoria iar registrul este cel specificat in instructiune
    B. Incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune
    C. Incarcarea unei valori intr-un registru; valoarea si registrul sint specificate direct in instructiune
    D. Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sint specificate indirect in instructiune
12. (2 p.) Adresarea absoluta este caracterizata de:
    A. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
    B. Adresa specificata se aduna la o valoarea fixa pentru a se obtine adresa din memorie ce va fi accesata

C. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine adresa ce va fi accesata

D. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata

13. (2 p.) Adresarea relativa este caracterizata de:

A. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie

B. Adresa specificata se adauga la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata

C. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata

D. Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine adresa ce va fi accesata

14. (2 p.) Inlanuirea instructiunilor intr-un program este asigurata de:

A. Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare

B. Registrul IR care contine adresa calculata a urmatoarei instructiuni

C. Registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni

D. ALU, care decodifica instructiunea curenta

15. (2 p.) Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod implicit:

A. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU

B. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR

C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

D. cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

16. (2 p.) Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod explicit:

A. cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

B. cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU

C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

D. prin specificarea acesteia in codul instructiunii curente, furnizat de IR

17. (2 p.) Arhitectura unei unitati de control cablat presupune:

A. codificarea directa in hardware a registrului DR, cu ajutorul ALU, rezultind semnalele de control

B. decodificarea directa in hardware a registrului IR, rezultind semnalele de control

C. decodificarea instructiunilor de catre un automat secvential, pe baza carora vor fi generate semnalele de control

D. decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control

18. (2 p.) Controlul cablat are urmatoarele caracteristici:

A. este optim din punct de vedere al costurilor dar nu si al performantei

B. este mai degraba lent, cu costuri suboptimale, desi testarea sa este facila

C. este inflexibil, orice schimbare presupune modificari hardware

D. nu implica cunostinte de design hardware

19. (2 p.) Controlul microprogramat presupune:

A. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control

B. accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control

C. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control

D. decodificarea software a registrului IR, rezultind semnalele de control

20. (2 p.) Controlul microprogramat are urmatoarele caracteristici:

A. prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware

B. este mai degraba lent, cu costuri suboptimale, desi testarea sa este greoaie

C. este cea mai performanta metoda de implementare, viteza nefiind afectata de accesele la memorie

D. este inflexibil, fiind bazat pe un program binar care nu poate fi modificat fara a afecta implementarea hardware

21. (2 p.) Prin termenul *firmware* se intelege:

A. microprogramul continut de memoria de control dintr-un sistem

B. totalitatea programelor continute de memoria unui sistem de calcul

C. o parte a programelor continute de memoria unui sistem de calcul

D. microprogramul continut de memoria unui sistem de calcul

22. (2 p.) O tranzactie pe magistrala este realizata prin urmatorii pasi:

A. identificarea perifericelor care solicita rolul de bus master pe magistrala, pentru a opera ulterior un transfer de date

B. transferul propriu-zis de date cu un periferic, fara a interoga starea acestuia

C. identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis

D. identificarea perifericelor care sint libere la un moment dat, pentru a opera ulterior un transfer de date

23. (2 p.) Termenul *split transaction* se refera la:

A. impartirea magistralei in doua zone distincte de request si reply, atunci cind pe magistrala pot exista mai multe periferice cu rol de bus master

B. impartirea tranzactiei in doua faze distincte de request si reply, atunci cind pe magistrala pot exista mai multe periferice cu rol de bus master

C. impartirea perifericelor in doua tipuri, master si slave, urmind ca doar cele cu rol de master sa participe la tranzactie

D. impartirea perifericelor in doua tipuri, master si slave, urmind ca doar cele cu rol de slave sa participe la tranzactie

24. (2 p.) Arbitrarea pe magistrala este necesara deoarece:

A. prea multe periferice pot supraincarca magistrala

B. mai multe periferice pot fi conectate simultan la aceeasi magistrala

C. mai multe periferice pot primi simultan date de la

aceeasi sursa de pe magistrala

D. mai multe periferice pot solicita simultan acces la accesul magistrala

25. (2 p.) Referitor la *daisy chaining* se poate afirma ca:

A. este o metoda de arbitrare de inalta performanta si complexitate

B. este o metoda de arbitrare care permite mai multor periferice sa scrie simultan pe magistrala

C. este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele legate in lant pina la primul periferic care solicita magistrala

D. este o metoda de arbitrare care asigura accesul echitabil la magistrala

26. (2 p.) Referitor la *polling* se poate afirma ca:

A. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_grant

B. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request

C. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_busy

D. este o metoda de arbitrare care nu poate asigura accesul echitabil la magistrala

27. (2 p.) Referitor la *independent requesting* se poate afirma ca:

A. este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential

B. este o metoda de arbitrare in care fiecare periferie este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy

C. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; semnalul Bus_busy este comun

D. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_busy; semnalul Bus_grant este comun

28. (2 p.) Termenul intrerupere/intreruperi se refera la:

A. un mecanism prin care CPU solicita serviciii din partea dispozitivele periferice

B. un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a stabili daca exista vreo solicitare de serviciii din partea sa

C. un mecanism prin care dispozitivele periferice solicita serviciii din partea CPU

D. un mecanism prin care dispozitivele periferice interogheaza succesiv CPU pentru a stabili daca este disponibil pentru serviciii din partea lor

29. (2 p.) In cazul interuperilor vectorizate se poate spune ca:

A. cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul cererile de intrerupere sint trecute printr-un registru de mascare si apoi ajung intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite

B. cererile de intrerupere ajung direct intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresele tuturor rutinelor de tratare a interuperilor

C. cererile de intrerupere sint trecute printr-un registru de mascare, care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite

D. cererile de intrerupere sint trecute printr-un registru de mascare si ajung apoi intr-un codificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a interuperii deservite

30. (2 p.) In proiectul lui Wilkes, fiecare linie de iesire din decodificator are rolul urmator:

A. participa la generarea semnalelor de control

B. participa la generarea adresei urmatoarei microinstructiuni

C. reprezinta microprogramul aflat in executie

D. reprezinta o subrutina a microprogramului aflat in executie

31. (2 p.) Intr-o microinstructiune, cimpul de control este:

A. o functie logica pe baza careia se genereaza semnalele de control

B. o modalitate de a verifica buna functionare a microprogramului aflat in executie

C. o reprezentare a semnalelor de control

D. o codificare a tipurilor de microinstructiuni

32. (2 p.) Intr-o microinstructiune, cimpul de selectie este:

A. o functie logica pe baza careia se selecteaza dispozitivele periferice de pe o magistrala

B. o selectie a diferitelor microinstructiuni de salt

C. o codificare a adreselor microinstructiunilor dintr-un microprogram selectat

D. o codificare a semnalelor de selectie

33. (2 p.) Arhitectura unei unitati de control de tip microprogramat include:

A. un registru numit "micro Program Counter" care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control

B. un registru numit "*micro Instruction Register*" care preia adresa microinstructiunii urmatoare de la registrul "*micro Program Counter*"

C. o memorie de control care furnizeaza informatie catre registrul "micro Program Counter"

D. un registru numit "micro Instruction Register" care furnizeaza microinstructiunea catre memoria de control

34. (2 p.) In general, o instructiune contine urmatoarele cimpuri:

A. o zona specifica unui cod de operatie (opcode) si o zona mai generala de date/adrese

B. o zona specifica de date si o zona mai generala de adrese

C. o zona specifica unui cod de operatie (opcode) si un parametru folosit la calculul adreselor

D. o zona specifica de adrese si o zona mai generala de date

35. (2 p.) In procesorul DLX, incrementarea registrului PC are loc in stagiul:

A. EX

B. MEM

C. ID

D. IF

36. (2 p.) In procesorul DLX, scrierea in registri are loc in stagiul:

A. EX

B. ID

C. WB

D. MEM

37. (2 p.) Fata de varianta fara pipeline, acelasi procesor cu pipeline promite o accelerare teoretica:

A. mai mare dar limitata de numarul de instructiuni care pot fi executate simultan

B. mai mare dar limitata de dimensiunea memoriei principale

C. care tinde catre numarul de stagii pipeline

D. mai mare decit numarul de stagii pipeline

38. (2 p.) Atunci cind o resursa hardware este expusa unor accese multiple, simultan, care nu sint rapoartate, vorbim despre:

A. hazard hardware

B. hazard de control

C. hazard structural

D. hazard de date

39. (2 p.) Hazardul de date apare atunci cind:

A. ALU este accesat simultan de mai multe instructiu

B. registrul PC este accesat de o instructiune de salt

C. aceeasi adresa de memorie este accesata simultan de mai multe instructiuni

D. ordinea accesului la operanzi este schimbata in pipeline

40. (2 p.) Hazardul de control apare atunci cind:

A. in pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind adevarata

B. in pipeline se executa succesiv doua instructiuni de control conditionat si nu exista inca certitudinea executiei celei de-a doua

C. in pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind falsa

D. in pipeline se executa o instructiune de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni

## Aplicatii: Pipeline

41. (4 p.) Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC.

```
ADD R1,R2,R3
SUB R4,R1,R5
AND R6,R1,R7
OR R8,R1,R9
XOR R10,R1,R11
```

Numarul de clockcycle-uri necesar pentru executia secventei, considerand un procesor fara *forewarding*, este cuprins in intervalul:

A. $(15, 20]$ B. $[8, 10)$ C. $[14, 17]$ D. $[10, 15]$

42. (4 p.) Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC, cu presupunerea ca valaorea initiala din R3 este R2+396.

```
Loop: LD R1,0(R2)    ;R1=Mem[0+R2]
      DADDI R1,R1,#1;R1=R1+1
      SD R1,0(R2)   ;Mem[0+R2]=R1
      DADDI R2,R2,#4;R2=R2+4
      DSUB R4,R3,R2 ;R4=R3-R2
      BNEZ R4,Loop  ;sare la Loop daca R4!=0
      HLT           ;nu adauga clock-cycle-uri
```

Numarul de *clockcycle-uri* necesar pentru executia secventei, considerand un procesor fara *forewarding*, cu predicite statica a *branch*-ului de tipul *predict-as-taken*, in care citirea din registru se face pe front crescator, iar scrierea in registru se face pe front descrescator, este cuprins in intervalul:

A. $[1400, 1600]$ B. $[100, 150]$ C. $[15, 20]$ D. $[1100, 1300]$

43. (4 p.) Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC, cu registri Fx fiind pe *float*, iar Rx pe *int*.

```
      MOV  R1, #4
      MOV  R3, #28
foo: LD F2, 0(R1)     ;incarca X(i)
     MULD F4, F2, F0 ;a*X(i)
     LD F6, 0($2)     ;incarca Y(i)
     ADDD F6, F4, F6 ;a*X(i)+Y(i)
     SD 0(R2), F6     ;stocheaza Y(i)
     DADDIU R1,R1,#8  ;inc. idx. lui X
     DADDIU R2,R2,#8  ;inc. idx. lui Y
     SUB R3, R3, R1   ;R3=R3-R1
     BEZ end          ;test if done
     BNZ R3, foo      ;loop if not done
end: HLT              ;nu adauga clock-cycle-uri
```

Numarul de clockcycle-urile necesar pentru executia secventei in situatia in care tratarea *branch*-urilor se face cu politica *freeze-and-flush*

A. $[150, 200)$ B. $[30, 40]$ C. $[10, 20]$ D. $[60, 100]$

## ...artii: Arhitectura RISC

A

...4 p.) Considerand urmatoarea secventa de cod, scrisa in limbajul de asamblare al procesorului RISC, care este valoarea afisata ...se citesc, in ordine, valorile 8 si 9.

```
    INP R1,2
    INP R2,2
    MOV R4,R1
    MOV R5,R2
T1  CMP R2,#0
    BEQ OUT
    MOV R3,R1
    MOD R3,R2
    MOV R1,R2
    MOV R2,R3
    BRA T1
OUT MUL R4,R5
    DIV R4,R1
    OUT R4,4
    HLT
```

A. 36 B. 72 C. 24 D. 12

45. (4 p.) Pentru secventa de cod de la itemul anterior, ce valoari trebuie introduse pentru a se afisa 75?

A. 0 si 75 B. 25 si 15 C. 1 si 75 D. 25 si 75

46. (4 p.) Considerand urmatoarea secventa de cod, scrisa in limbajul de asamblare al procesorului RISC si se considera ca se citesc, in ordine, valorile 36, 12, 10, 24 si 8.

```
        MOV R0, #5
        MOV R3,R0
        MOV R7,R0
        ADD R7,#1
        MOV R6,#0
        MOV R1,#50
        STR R0,0(R1)
LOOP    INP R2,2
        ADD R1,#1
        STR R2,0(R1)
        SUB R3,#1
        CMP R3,#0; ;compara R3 cu 0
        BEQ B    ; if (R3==0) goto B
        BRA LOOP ; goto LOOP
B       JMS A    ;
        HLT
A       MOV R1,#51
        MOV R2,#52
        MOV R5,#1
        SUB R7,#1
        ADD R6,#1
        CMP R6,R0; compara R6 cu R0
        BEQ STOP ; if (R6==R0) goto STOP
IN      LDR R3,0(R1)
        LDR R4,0(R2)
        CMP R3,R4; compara R3 cu R4
        BHI IT   ;
        BLS NO   ;
IT      STR R4,0(R1)
        STR R3,0(R2)
NO      ADD R1,#1
        ADD R2,#1
        ADD R5,#1
        CMP R5,R7
        BEQ A
        BRA IN
STOP    RET
```

Ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 50?

A. 5 B. 8 C. 36 D. 10 E. 24

47. (4 p.) Pentru secventa de program de la item-ul anterior, daca se citesc, in ordine, valorile 12, 36, 24, 10 si 8, ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 53?

A. 8 B. 36 C. 24 D. 12 E. 10